डायरेक्ट-कपल्ड ॲम्प्लिफायरमध्ये, फायदा मुख्यतः ______ मुळे उच्च फ्रिक्वेन्सीवर होतो.

योग्य पर्याय 1 आहे.

संकल्पना:

1) स्ट्रे कॅपेसिटन्स: स्ट्रे कॅपेसिटन्स म्हणजे परजीवी कॅपेसिटन्स किंवा परिपथाच्या घटकांमध्ये किंवा मांडणीमध्ये अंतर्भूत असलेल्या कॅपेसिटन्समुळे ॲम्प्लीफायर परिपथामध्ये उद्भवणारे अवांछित कॅपेसिटिव प्रभाव. उच्च वारंवारतेवर, या स्ट्रे कॅपेसिटन्सचा प्रभाव अधिक स्पष्ट होतो कारण वाढत्या वारंवारतेसह कॅपेसिटरचा प्रतिबाधा कमी होतो. याचा परिणाम उच्च-वारंवारता लाभ गमावू शकतो, ज्यामुळे ॲम्प्लिफायरच्या कार्यक्षमतेत घट होऊ शकते. ही घटना, ज्याला बऱ्याचदा 'मिलर इफेक्ट' म्हणून संबोधले जाते, उच्च-वारंवारता सिग्नल्स वाढवण्यामध्ये एक सामान्य समस्या आहे.

2) फिल्टरिंग समस्या: फिल्टरिंग समस्या सामान्यत: अवांछित सिग्नलपासून इच्छित सिग्नल वेगळे करताना आलेल्या समस्यांचा संदर्भ घेतात. तथापि, डायरेक्ट-कपल्ड ॲम्प्लिफायरमध्ये, कोणतेही वारंवारता-आधारित फिल्टर नसतात ज्यामुळे उच्च वारंवारतेवर फायदा कमी होऊ शकतो.

3) कपलिंग कॅपेसिटर: डायरेक्ट-कपल्ड ॲम्प्लिफायर (याला DC-कपल्ड ॲम्प्लिफायर असेही म्हणतात) विशेषत: कपलिंग कॅपेसिटर वापरत नाही. प्रत्यक्षात त्यांची अनुपस्थिती थेट जोडणी दर्शवते. कपलिंग कॅपेसिटर AC-कपल्ड ॲम्प्लिफायरमध्ये सिग्नलचे DC घटक अवरोधित करण्यासाठी वापरले जातात आणि फक्त AC घटकांना पास होऊ देतात, परंतु ते वारंवारता प्रतिसाद मर्यादा लागू करू शकतात. तथापि, DC-कपल्ड ॲम्प्लिफायरच्या संदर्भात, कपलिंग कॅपेसिटरला फायदा कमी होण्याचे श्रेय दिले जाऊ शकत नाही कारण ते सहसा अनुपस्थित असतात.

4) वीज पुरवठा: वीज पुरवठा स्वतःच उच्च वारंवारतेवर फायदा वाढवणार नाही. हे परिपथ घटकांना योग्यरित्या कार्य करण्यासाठी आवश्यक विद्युत प्रवाह आणि/किंवा विद्युत दाब प्रदान करतो. वीज पुरवठा अपुरा किंवा अनियमित असल्यास, तुम्ही विकृती किंवा इतर समस्या पाहू शकता, परंतु विशेषत: उच्च वारंवारतेवर फायदा कमी होत नाही.

तर, प्रदान केलेल्या पर्यायांपैकी, 'स्ट्रे कॅपेसिटन्स' (पर्याय 1) हे डायरेक्ट-कपल्ड ॲम्प्लिफायरमध्ये उच्च वारंवारतेवर वाढ होण्याचे प्राथमिक कारण आहे. ते उच्च वारंवारतेवर परिपथामधून विद्युत् प्रवाह बाहेर पडण्यासाठी एक अवांछित मार्ग तयार करतात, परिणामकारकपणे फायदा कमी करतात.