CMOS सामान्यतः यासाठी वापरले जाते:

This question was previously asked in
UPRVUNL JE EE 21 Oct 2021 Official Paper (Shift 1)
View all UPRVUNL JE Papers >
  1. कॉम्प्लेक्स MOSFET
  2. कन्व्हेन्शनल MOSFET
  3. कॉमर्शियल MOSFET
  4. कॉम्प्लीमेंटरी MOSFET

Answer (Detailed Solution Below)

Option 4 : कॉम्प्लीमेंटरी MOSFET
Free
ST 1: UPRVUNL JE - Basic Concepts and Circuit law
20 Qs. 20 Marks 20 Mins

Detailed Solution

Download Solution PDF

CMOS:

  • CMOS म्हणजे “कॉम्प्लीमेंटरी मेटल ऑक्साइड सेमीकंडक्टर (कॉम्प्लीमेंटरी MOSFET)” असा अर्थ होतो.
  • हे संगणक चिप डिझाइन उद्योगातील सर्वात लोकप्रिय तंत्रज्ञानांपैकी एक आहे आणि विविध अनुप्रयोगांमध्ये एकात्मित सर्किट तयार करण्यासाठी व्यापकपणे वापरले जाते.
  • काही महत्त्वाच्या फायद्यांमुळे आजच्या संगणक मेमरी, CPU आणि सेल फोन या तंत्रज्ञानाचा वापर करतात.
  • हे तंत्रज्ञान P चॅनेल आणि N चॅनेल दोन्ही सेमीकंडक्टर उपकरणांचा वापर करते.
  • आज उपलब्ध असलेल्या सर्वात लोकप्रिय MOSFET तंत्रज्ञानांपैकी एक म्हणजे कॉम्प्लीमेंटरी MOS किंवा CMOS तंत्रज्ञान.
  • हे मायक्रोप्रोसेसर, मायक्रोकंट्रोलर चिप्स, RAM, ROM, EEPROM सारख्या मेमरी आणि अनुप्रयोग-विशिष्ट एकात्मित सर्किट (ASICs) साठी प्रमुख सेमीकंडक्टर तंत्रज्ञान आहे.


CMOS लॉजिक गेट्सचे फायदे:

  1. अतिशय मोठी फॅन-आउट क्षमता (>50).
  2. सर्व गेट्समधील सर्वात कमी पॉवर डिस्पेर्शन (काही nW).
  3. खूप उच्च नॉइज-इम्युनिटी आणि नॉइज-मार्जिन (सामान्यतः, VDD/2).
  4. NMOS पेक्षा कमी प्रोपेगेशन विलंब.
  5. NMOS पेक्षा जास्त वेग. सध्या, 4 GHz (किंवा त्यापेक्षा जास्त) वर काम करणारे संगणक चिप्स खुले बाजारपेठेत उपलब्ध आहेत.
  6. मोठा लॉजिक स्विंग (=VDD).
  7. केवळ एकच पॉवर पुरवठा (+ VDD) आवश्यक आहे.
  8. TTL गेट्सशी थेट सुसंगत.
  9. तापमान स्थिरता उत्कृष्ट आहे.
  10. कमी-व्होल्टेज (1.5 V) चिप्स आता उपलब्ध आहेत.

CMOS लॉजिक गेट्सचे तोटे:

  1. अतिरिक्त प्रक्रिया पायऱ्यांमुळे वाढलेला खर्च. परंतु, हे सुधारले जात आहे.
  2. NMOS पेक्षा कमी पॅकिंग घनता. पास-ट्रान्झिस्टर लॉजिक स्ट्रक्चर वापरून, NMOS गेटच्या तुलनेत किंवा त्यापेक्षा जास्त पॅकिंग घनता शक्य आहे.
  3. लीड्स शॉर्ट ठेवून MOS चिप्सला स्थिर चार्जेस मिळण्यापासून संरक्षण करणे आवश्यक आहे. लीड्समध्ये मिळालेले स्थिर चार्जेस चिप नष्ट करतील. सध्या ही समस्या अंतर्निर्मित संरक्षणात्मक उपकरणे किंवा सर्किट वापरून सुधारली गेली आहे.
  4. CMOS लॉजिक कुटुंबाचा मुख्य तोटा म्हणजे त्यांचा ऑपरेशनचा कमी वेग.
  5. CMOS कुटुंबासाठी प्रोपेगेशन विलंब वेळ सुमारे 50ns असल्याचे आढळले आहे तर TTL लॉजिक कुटुंबासाठी तो सुमारे 4 ते 12 ns आहे.

Latest UPRVUNL JE Updates

Last updated on Jun 13, 2024

UPRVUNL JE Notification 2024 is to be Released soon! The Uttar Pradesh Rajya Vidyut Utpadan Nigam Limited (UPRVUNL) is expected to announce a total of 241 vacancies for Junior Engineer Recruitment in 2024. The selection of candidates for the UPRVUNL JE post will depend on the Computer Test and Document Verification. With Diploma in Engineering as the basic, this is a golden opportunity for job seekers. To prepare for future exam practice you can use the UPRVUNL JE Previous Year Papers.

More MOSFET Questions

Hot Links: teen patti apk download teen patti download teen patti real cash withdrawal teen patti real teen patti gold real cash