निर्देश: : प्रश्न में दो कथन सम्मिलित हैं, जिनमें से एक को 'कथन (I)' और दूसरे को 'कथन (II)' के रूप में अंकित किया जाता है। इन दोनों कथनों को ध्यान से परखें और नीचे दिए गए कोड का उपयोग करके उत्तर का चयन करें:

कथन (I): प्रतिरोध विकृति गेज का सिद्धांत है कि यदि गेज कारक पता है तो  \(\frac{{dR}}{R}\)का मापन विकृति \(\frac{{dL}}{L} = \varepsilon \) के मापन की अनुमति देता है।

कथन(II): LVDT का आउटपुट मिलीवोल्ट के क्रम का होता है।

This question was previously asked in
ESE Electrical 2015 Paper 1: Official Paper
View all UPSC IES Papers >
  1. कथन  (I) और कथन (II) दोनों अलग-अलग रुप से सही हैं और कथन (II) कथन (I) की सही व्याख्या है

  2. कथन (I) और कथन (II) दोनों अलग-अलग रूप से सत्य हैं, लेकिन कथन (II) कथन (I) का सही विवरण नहीं है

  3. कथन(I) सही है लेकिन कथन (II) गलत है

  4. कथन(I) गलत है लेकिन कथन (II) सही है

Answer (Detailed Solution Below)

Option 2 :

कथन (I) और कथन (II) दोनों अलग-अलग रूप से सत्य हैं, लेकिन कथन (II) कथन (I) का सही विवरण नहीं है

Free
ST 1: UPSC ESE (IES) Civil - Building Materials
6.5 K Users
20 Questions 40 Marks 24 Mins

Detailed Solution

Download Solution PDF

गेज कारक को प्रतिरोध में प्रति इकाई परिवर्तन और लंबाई में प्रति इकाई परिवर्तन के अनुपात के रुप में परिभाषित किया जाता है। यह गेज की सुग्राहिता का मापन होता है। 

गेज कारक, \({G_f} = \frac{{{\rm{\Delta }}R/R}}{{{\rm{\Delta }}L/L}}\)

\(\frac{{{\rm{\Delta }}R}}{R} = {G_f}\frac{{{\rm{\Delta }}L}}{L} = {G_f}\varepsilon \)

जहाँ ε = विकृति= ΔL/L

इस प्रकार, यदि गेज कारक पता है तो \(\frac{{dR}}{R}\) का मापन विकृति \(\frac{{dL}}{L} = \varepsilon \) के मापन की अनुमति देता है।

LVDT:

  • LVDT (रेखीय परिवर्ती विभेदी ट्रांसफार्मर) एक विद्युतयांत्रिक ट्रांसड्यूसर है जो रेखीय गति को संबंधित विद्युत सिग्नल में बदल सकता है।
  • LVDT में आउटपुट सिग्नल AC वोल्टेज है जिसका परिमाण  LVDT कुंडली के अंदर कोर के रेखीय विस्थापन के साथ परिवर्तित होता है।
  • LVDT का आउटपुट मिलीवोल्ट के क्रम का होता है।

 

इस प्रकार,कथन (I) और कथन (II) दोनों अलग-अलग रुप से सत्य हैं और कथन (II) कथन (I) की सही व्याख्या नहीं है।

Latest UPSC IES Updates

Last updated on Jul 2, 2025

-> ESE Mains 2025 exam date has been released. As per the schedule, UPSC IES Mains exam 2025 will be conducted on August 10. 

-> UPSC ESE result 2025 has been released. Candidates can download the ESE prelims result PDF from here.

->  UPSC ESE admit card 2025 for the prelims exam has been released. 

-> The UPSC IES Prelims 2025 will be held on 8th June 2025.

-> The selection process includes a Prelims and a Mains Examination, followed by a Personality Test/Interview.

-> Candidates should attempt the UPSC IES mock tests to increase their efficiency. The UPSC IES previous year papers can be downloaded here.

More Resistive Transducers Questions

Get Free Access Now
Hot Links: yono teen patti teen patti vip teen patti star login teen patti all game teen patti gold